一种理想二极管电路pdf

  

  本申请实施例提供了一种理想二极管电路，包括电压变换单元、储能电容、电压比较器件、定时唤醒产生单元、基准电压产生电路、驱动电路和MOSFET；所述定时唤醒产生单元用于：在MOSFET切换至导通状态进入理想二极管电路的放电周期时，关闭电压比较器件和基准电压产生电路；且在放电周期内周期性开启电压比较器件和基准电压比较V电容实际电压和VCAPL，以决定电压比较器件和基准电压产生电路的关闭和开启；其中，V电容实际电压为储能电容的电容实际电压，VCAPL为电容电压预设下限值且作为基准电压。本申请实施例解决了

  1.一种理想二极管电路，其特征是，包括电压变换单元、储能电容、电压比较器件、定

  电压变换单元和储能电容CAP串联在MOSFET的源极和漏极之间，电压比较器件负输入

  端接入基准电压产生电路产生的基准电压，电压比较器件正输入端接入储能电容CAP的电

  容实际电压，所述定时唤醒产生单元的输出控制所述电压比较器件和基准电压产生电路的

  在MOSFET切换至导通状态进入理想二极管电路的放电周期时，关闭电压比较器件和基

  2.根据权利要求1所述的理想二极管电路，其特征是，所述定时唤醒产生单元具体用

  3.根据权利要求1所述的理想二极管电路，其特征是，所述定时唤醒产生单元具体用

  当MOSFET切换至导通状态进入理想二极管电路的放电周期时，关闭电压比较器件和基

  在定时唤醒产生单元计时达到预设计时时长时，开启电压比较器件和基准电压以比较

  4.根据权利要求3所述的理想二极管电路，其特征是，在每一个理想二极管电路的放

  5.根据权利要求4所述的理想二极管电路，其特征是，所述电压比较器件的输出端控

  所述电压比较器件的输出端输出高电平时，触发所述定时唤醒产生单元进行下一个工

  其中，理想二极管电路的放电周期中，只有定时唤醒产生单元始终工作，而电压比较器

  6.根据权利要求5所述的理想二极管电路，其特征是，所述电压比较器件的输出端输

  出低电平时，控制所述定时唤醒产生单元停止工作，且控制所述MOSFET保持关闭，进入理想

  其中，理想二极管电路的充电周期内电压比较器件和基准电压产生电路始终处于工作

  7.根据权利要求6所述的理想二极管电路，其特征是，当所述MOSFET导通时，MOSFET

  源极和漏极之间的电压VF会降低到R×I，所述理想二极管电路的储能电容开始放电进入

  8.根据权利要求7所述的理想二极管电路，其特征是，当所述MOSFET管关闭时，

  MOSFET源极和漏极之间的压降恢复到MOSFET体二极管电压，从而所述电压变换单元工作给

  9.根据权利要求7所述的理想二极管电路，其特征是，所述电压变换单元包括串联的

  所述电压比较器件采用迟滞比较器，所述迟滞比较器负输入端接入基准电压产生电路

  其中，所述低压时钟用于在所述储能电容的电压信号小于基准电压时驱动所述电荷泵

  反偏检测关断电路，连接在所述驱动电路和所述高压隔离电路之间，且并联的所述

  其中，反偏检测关断电路用于在所述MOSFET两端的电压大于预设安全电压时关断所述

  [0002]现有基于电荷泵的理想二极管电路，如图1和图2所示，包含低压时钟发生器1、电

  荷泵2、储能电容C、带隙基准电路3、迟滞比较器4、驱动放大器5、MOSFET、反向截止驱动电路

  6、高压隔离电路。电荷泵将MOSFET体diode电源VF进行泵升后给储能电容充电，当电容实际

  电压到达一定值VCAPH后，迟滞比较器判断发出开启MOSFET信号，将MOSFET两端压降由VF降

  低到I*Ron约几十mV，实现理想二极管功能。随着电容实际电压消耗到储能电容下限值

  VCAPL后，迟滞比较器再次翻转，关闭MOSFET，重新进入体二极管VF供电泵升给储能电容充

  电的周期中。当MOSFET两端电压反向时，反偏截止驱动电路将mosfet的栅电荷进行泄放，关

  [0003]但是，传统方案中，放电周期带隙基准电压和迟滞比较器始终处于工作状态，实时

  监控储能电容上的实际电压，因此平均功耗会较大，制约占空比的进一步提升。正常工作

  时，占空比较高，工作周期大部分时间是在电容电压放电阶段。储能电容上的电荷由基准电

  压电路和迟滞比较器电路进行消耗，其功耗大小直接决定理想二极管工作的占空比。

  [0004]因此，传统的基于电荷泵的理想二极管电路放电阶段带隙基准电压和迟滞比较器

  始终处于工作状态，导致平均功耗较大，是本领域技术人员急要解决的技术问题。

  [0005]在背景技术中公开的上述信息仅用于加强对本申请的背景的理解，因此其可能包

  [0006]本申请实施例提供了一种理想二极管电路，以解决传统的基于电荷泵的理想二极

  管电路放电阶段带隙基准电压和迟滞比较器始终处于工作状态，导致平均功耗较大的技术

  [0007]本申请实施例提供了一种理想二极管电路，包括电压变换单元、储能电容、电压比

  [0008]电压变换单元和储能电容CAP串联在MOSFET的源极和漏极之间，电压比较器件负

  输入端接入基准电压产生电路产生的基准电压，电压比较器件正输入端接入储能电容CAP

  的电容实际电压，所述定时唤醒产生单元的输出控制所述电压比较器件和基准电压产生电

  [0010]在MOSFET切换至导通状态进入理想二极管电路的放电周期时，关闭电压比较器件

  [0011]且在放电周期内周期性开启电压比较器件和基准电压比较V和V，以决

  [0012]其中，V为储能电容的电容实际电压，V为电容电压预设下限值且作为基

  [0014]本申请实施例的理想二极管电路，在MOSFET切换至导通状态进入放电周期时，关

  闭电压比较器件(即迟滞比较器)和基准电压产生电路，只保留定时唤醒产生单元工作。在

  件和基准电压产生电路的关闭和开启。在理想二极管电路的放电周期内，在定时唤醒产生

  单元进行周期性计时的时间只有定时唤醒产生单元工作，在定时唤醒产生单元计时达到预

  设计时时长时，电压比较器件(即迟滞比较器)和基准电压产生电路会短时间多次工作，使

  [0015]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申

  请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

  [0021]为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请

  的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施

  例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实

  [0022]理想二极管电路的占空比＝放电时间/(充电时间+放电时间)，占空比还等于＝1‑

  [0023]因此提高占空比的方法就是减小放电电流或者提高充电电流。提高充电电流通常

  受制于基准电压和迟滞比较器的精度，降低幅度也有限制。因此，当基准电压和迟滞比较器

  的精度改善到目前的较高的程度时，放电电流和充电电流改善到某些特定的程度如1uA则很难继

  续往下改善。因此占空比则提升不上去，特别是高温下，一般只有90％左右的占空比。

  [0024]本申请的发明人通过大量的创造性劳动，找到了降低放电周期的功耗的新途径，

  [0025]对于绝大多数理想二极管电路而言，多个放电周期组合起来形成放电阶段，放电

  阶段的时间非常长。现存技术中，在每个放电周期中，大部分时间储能电容的电容实际电压都

  远远大于电容电压预设下限值。现存技术中，放电阶段带隙基准电压和迟滞比较器始终处

  于工作状态，就为了实时监控储能电容上的实际电压，这样导致放电周期内的平均功耗

  [0026]本申请的发明人进行了大量的创造性劳动，发现放电阶段的时间非常长，大部分时

  间段内储能电容的电容实际电压都远大于电容电压预设下限值。在储能电容的电容实际

  电压远大于电容电压预设下限值的这个很长的时间里，基准电压和迟滞比较器对电容实

  际电压的实时检测是非必要的。我们只是希望在靠近电容电压预设下限值附近时才打开基

  准电压和迟滞比较器进行仔细的检测。基于此设计构思，形成了本申请实施例的理想二极管电路。

  本申请实施例的理想二极管电路利用定时唤醒检测技术对储能电容的放电周期进行功耗

  的降低。具体为放电周期的大部分时间中，基准电压和迟滞比较器进行关闭，而只保留定低

  功耗的定时唤醒产生单元；定时唤醒产生单元定时开启基准电压和迟滞比较器，若检测出

  储能电容的实际电压仍然高于目标值，则继续关闭基准电压和迟滞比较器，继续使理想二

  极管电路维持低功耗运行，以拓展理想二极管电路放电时间，提升占空比，降低系统平均导

  [0028]如图3、图4和图5所示，本实施例的理想二极管电路，包括电压变换单元(图3中电

  压变化单元包括时钟和电荷泵)、储能电容CAP、电压比较器件(图3中电压比较器件采用迟

  滞比较器)、基准电压产生电路(图中未示出)、定时唤醒产生单元、驱动电路和MOSFET；

  [0029]电压变换单元和储能电容CAP串联在MOSFET的源极和漏极之间，电压比较器件负

  输入端接入基准电压产生电路产生的基准电压，电压比较器件正输入端接入储能电容CAP

  的电容实际电压，所述定时唤醒产生单元的输出控制所述电压比较器件和基准电压产生电

  [0030]当所述MOSFET导通时，MOSFET源极和漏极之间的电压VF会降低到R×I，所述理想

  [0032]当所述MOSFET管关闭时，MOSFET源极和漏极之间的压降恢复到MOSFET体二极管电

  [0033]电荷泵将MOSFET体二极管电压进行泵升后给储能电容充电。当储能电容电压到达

  一定值VCAPH后，迟滞比较器判断发出开启MOSFET信号，将MOSFET源极和漏极之间的电压VF

  降低到R×I，其中，R是MOSFET的导通电阻，I是MOSFET的导通电流，R×I约几十mV，实现

  [0035]在MOSFET切换至导通状态进入理想二极管电路的放电周期时，关闭电压比较器件

  [0036]且在放电周期内周期性开启电压比较器件和基准电压比较V和V，以决

  [0037]其中，V为储能电容的电容实际电压，V为电容电压预设下限值且作为基

  [0040]在V≤V时，保持电压比较器件和基准电压产生电路继续开启进入理想

  [0042]当MOSFET切换至导通状态进入理想二极管电路的放电周期时，关闭电压比较器件

  [0043]在定时唤醒产生单元计时达到预设计时时长时，开启电压比较器件(即迟滞比较

  [0044]在VV时，再次关闭电压比较器件(即迟滞比较器)和基准电压产生电

  [0045]在V≤V时，则保持电压比较器件(即迟滞比较器)和基准电压产生电路

  达到电容电压预设下限值V，就是本放电周期的最后一次检测，将电压比较器件(即迟滞

  比较器)和基准电压产生电路开启后就不再关闭进入充电周期，直至进入下一个充电周期。

  [0048]本申请实施例的理想二极管电路，在MOSFET切换至导通状态进入放电周期时，关

  闭电压比较器件(即迟滞比较器)和基准电压产生电路，只保留定时唤醒产生单元工作，只

  是在计时达到预设计时时长时，定时唤醒产生单元开启电压比较器件(即迟滞比较器)和基

  离电容电压预设下限值V较远，那么再次将电压比较器件(即迟滞比较器)和基准电压产

  生电路关闭，继续只以极低功耗时钟运行，定时唤醒产生单元再次开始计时。这样，如图5所

  示，在一个放电周期内，定时唤醒产生单元周期性多次开启电压比较器件(即迟滞比较器)

  和基准电压产生电路，以对储能电容的电容实际电压V电容实际电压进行仔细的检测，以决定电压比较器

  件(即迟滞比较器)和基准电压产生电路的关闭和开启。在理想二极管电路的放电周期内，

  在定时唤醒产生单元进行周期性计时的时间只有定时唤醒产生单元工作，在定时唤醒产生

  单元计时达到预设计时时长时，电压比较器件(即迟滞比较器)和基准电压产生电路会短时

  [0049]具体的，定时唤醒产生单元的电流远远小于基准电压产生电路和迟滞比较器的电

  [0051]低功耗的定时唤醒产生单元的功耗×休眠时间所占百分比+基准电路和迟滞比较

  [0052]例如：基准电路和迟滞比较器电流为1uA，定时唤醒产生单元的电流为0.1uA；休眠

  时间所占百分比为90％，上班时间所占百分比为10％，那么放电周期的平均放电电流就是

  [0053]背景技术中的传统方案，放电周期的平均放电电流就是1uA×100％＝1uA。

  [0054]本申请实施例的放电周期的平均电流比背景技术中的传统方案降低81％。

  [0055]若本申请实施例的理想二极管电路充电电流20uA，背景技术中的传统方案的占空

  [0056]本申请实施例的理想二极管电路，将传统的每个放电周期内基准电压和迟滞比较

  的连续工作模式切换为基准电压和迟滞比较定时工作的离散工作模式，是控制方式的改

  变。通过定时唤醒，抽样检测，逐步降低放电周期的平均电流，提高了系统占空比。

  [0057]实施中，在每一个理想二极管电路的放电周期内，定时唤醒产生单元工作K个工作

  [0058]定时唤醒产生单元的每一个工作周期，都是启动一次迟滞比较器和基准电路，通

  过迟滞比较器和基准电路对储能电容的电容实际电压进行监测。这样，实现了在每一个理

  想二极管电路的放电周期内，多次(即K次)通过迟滞比较器和基准电路对储能电容的电容

  [0060]所述迟滞比较器的输出端输出高电平时，触发所述定时唤醒产生单元进行下一个

  [0061]其中，理想二极管电路的放电周期中，只有定时唤醒产生单元始终工作，而迟滞比

  较器和基准电压产生电路只是周期性工作，即迟滞比较器和基准电压产生电路指示启动短

  [0062]因此，放电周期理想二极管电路功耗能更加进一步降低，进一步提升放电周期时长，

  [0063]实施中，所述迟滞比较器的输出端输出低电平时，控制所述定时唤醒产生单元停

  止工作，且控制所述MOSFET保持关闭，进入理想二极管电路的充电周期，低压时钟驱动电荷

  泵给储能电容充电；理想二极管电路的充电周期内迟滞比较器和基准电路始终处于工作模

  [0064]进入理想二极管电路的放电周期后，定时唤醒产生单元周期性的唤醒迟滞比较器

  [0065]其中，理想二极管电路的充电周期内迟滞比较器和基准电压产生电路始终处于工

  [0067]高压隔离电路，连接在所述储能电容CAP和所述MOSFET的漏极之间。

  [0069]反偏检测关断电路，连接在所述驱动电路和所述高压隔离电路之间，且并联的所

  [0070]其中，反偏检测关断电路用于在所述MOSFET两端的电压大于预设安全电压时关断

  [0073]其中，所述低压时钟用于在所述储能电容的电压信号小于基准电压时驱动所述电

  [0074]本申请实施例的理想二极管电路的工作过程如图4所示，包括如下步骤：

  [0078]VV，则再次关闭迟滞比较器和基准电路，定时唤醒产生单元再次开始

  [0080]在本申请及其实施例的描述中，需要理解的是，术语“顶”、“底”、“高度”等指示的

  方位或位置关系为基于附图所示的方位或位置关系，仅是为便于描述本申请和简化描

  述，而不是指示或暗示所指的装置或元件一定要有特定的方位、以特定的方位构造和操作，

  [0081]在本申请及其实施例中，除非另有明确的规定和限定，术语“设置”、“安装”、“相

  连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或

  成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中

  间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的

  [0082]在本申请及其实施例中，除非另有明确的规定和限定，第一特征在第二特征之

  “上”或之“下”可以包括第一和第二特征非间接接触，也可以包括第一和第二特征不是直接接

  触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上

  面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特

  征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上

  [0083]上文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了

  简化本申请的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并

  且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，

  这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的

  关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以

  [0084]尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造

  性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优

  [0085]显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精

  神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围

  2、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问加。

  3、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。

  4、VIP文档为合作方或网友上传，每下载1次， 网站将按照每个用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

  抑制灰葡萄孢菌的shRNA与细胞穿膜肽复合物及其制备方法与应用.pdf

  2024年世界职业院校技能大赛高职组“体育活动设计与实施组”赛项考试题库（含答案）.pdf

  GB_T 43192.1-2023 道路车辆 牵引车和挂车电气连接的数字信息交互 第1部分：物理层和数据链路层.pdf

  《壮医药物竹罐治疗护理技术操作规范》（DB45T 2790-2023）.pdf

  三年（2023-2025）高考地理线 人口（全国通用）（原卷版）.docx

  原创力文档创建于2008年，本站为文档C2C交易模式，即用户上传的文档直接分享给其他用户（可下载、阅读），本站只是中间服务平台，本站所有文档下载所得的收益归上传人所有。原创力文档是网络服务平台方，若您的权利被侵害，请发链接和相关诉求至 电线) ，上传者