二极管及其制备方法pdf

  本发明涉及一种二极管及其制备方法。该二极管的制备方法有以下步骤：提供表明产生有外延层的衬底，所述外延层的表面包括主结区和包围所述主结区的非主结区；在所述非主结区的表明产生隔离层，并形成与所述主结区位置对应的主结槽；对所述主结槽的底面进行扩铂处理；在所述扩铂处理后的所述主结槽的底面形成电阻层，得到中间器件；其中，所述电阻层在所述主结区的投影面积小于所述主结区的面积；在所述中间器件的正面形成与所述主结区连接并与所述电阻层绝缘设置的阳极，和位于所述电阻层的表面且与所述阳极绝缘设置的电阻电极；在所述中

  (19)中华人民共和国国家知识产权局 (12)发明专利 (10)授权公告号 CN 112397388 B (45)授权公告日 2022.01.28 (21)申请号 5.4 (56)对比文件 (22)申请日 2019.08.16 CN 104576763 A,2015.04.29 CN 105470130 A,2016.04.06 (65)同一申请的已公布的文献号 CN 1205802 A,1999.01.20 申请公布号 CN 112397388 A US 2016056282 A1,2016.02.25 (43)申请公布日 2021.02.23 US 2011140179 A1,2011.06.16 (73)专利权人 珠海格力电器股份有限公司 审查员 赖淑妹 地址 519070 广东省珠海市前山金鸡西路 (72)发明人 刘勇强曾丹 肖婷敖利波 史波 (74)专利代理机构 北京华夏泰和知识产权代理 有限公司 11662 代理人 刘蔓莉 (51)Int.Cl. H01L 21/329 (2006.01) H01L 29/861 (2006.01) 权利要求书2页 说明书8页 附图2页 (54)发明名称 二极管及其制备方法 (57)摘要 本发明涉及一种二极管及其制备方法。该二 极管的制备方法有以下步骤：提供表明产生有 外延层的衬底，所述外延层的表面包括主结区和 包围所述主结区的非主结区；在所述非主结区的 表明产生隔离层，并形成与所述主结区位置对应 的主结槽；对所述主结槽的底面进行扩铂处理； 在所述扩铂处理后的所述主结槽的底面形成电 阻层，得到中间器件；其中，所述电阻层在所述主 结区的投影面积小于所述主结区的面积；在所述 中间器件的正面形成与所述主结区连接并与所 述电阻层绝缘设置的阳极，和位于所述电阻层的 表面且与所述阳极绝缘设置的电阻电极；在所述 B 中间器件的背面形成阴极。利用该制备方法以解 8 决主结区扩铂不完全，且电阻层电阻值难以控制 8 3 7 的问题。 9 3 2 1 1 N C CN 112397388 B 权利要求书 1/2页 1.一种二极管的制备方法，其特征是，包括以下步骤： 提供表明产生有外延层的衬底，所述外延层的表面包括主结区和包围所述主结区的非 主结区； 在所述非主结区的表明产生隔离层，并形成与所述主结区位置对应的主结槽； 对所述主结槽的底面进行扩铂处理； 在所述扩铂处理后的所述主结槽的底面形成电阻层，包括：在所述隔离层和扩铂处理 后的所述主结槽的底面形成多晶硅薄膜； 对所述多晶硅薄膜进行离子注入和退火处理； 刻蚀去除退火处理后所述隔离层的表面的多晶硅薄膜； 刻蚀所述主结槽中与部分边缘接触的区域的多晶硅薄膜，形成所述电阻层；所述电阻 层与所述主结槽的部分边缘相连接，得到中间器件；其中，所述电阻层在所述主结区的投影 面积小于所述主结区的面积； 在所述中间器件的正面形成与所述主结区连接并与所述电阻层绝缘设置的阳极，和位 于所述电阻层的表面且与所述阳极绝缘设置的电阻电极； 在所述中间器件的背面形成阴极。 2.依据权利要求1所述的制备方法，其特征是，在所述非主结区的表明产生隔离层， 并形成与所述主结区位置对应的主结槽，包括： 在所述外延层的表明产生隔离膜； 刻蚀所述主结区对应的隔离膜，形成所述隔离层和所述主结槽。 3.依据权利要求1所述的制备方法，其特征是，在所述中间器件的正面形成与所述主 结区连接并与所述电阻层绝缘设置的阳极，和位于所述电阻层的表面且与所述阳极绝缘设 置的电阻电极，包括： 在所述中间器件的正面通过沉积形成金属层； 刻蚀部分所述主结槽以及部分所述隔离层表面区域的金属层，形成所述阳极和所述电 阻电极。 4.一种二极管，其特征是，包括： 衬底； 外延层，形成于所述衬底的表面，包括主结区以及包围所述主结区的非主结区； 隔离层，形成于所述非主结区的表面，其侧壁与所述主结区的表明产生与所述主结区 对应的主结槽； 扩铂层，形成于所述主结区的区域内部； 电阻层，形成于所述主结区的表面，其在所述主结区的投影面积小于所述主结区的面 积； 电极，包括：与所述主结区连接并与所述电阻层绝缘设置的阳极，和位于所述电阻层表 面并与所述阳极绝缘设置的电阻电极，以及形成于所述衬底背面的阴极; 其中，先在所述非主结区的表明产生所述隔离层，所述主结区完全处于无遮挡状态，然 后对所述主结区进行扩铂处理，扩铂完成后再在所述主结区形成所述电阻层； 所述电阻层与所述隔离层连接的一侧，所述电阻电极搭设于所述隔离层表面并与所述 阳极绝缘设置。 2 2 CN 112397388 B 权利要求书 2/2页 5.依据权利要求4所述的二极管，其特征是，所述电阻层的至少部分侧壁与所述隔离 层的侧壁之间留有间隙，所述阳极通过所述间隙与所述主结区连接。 3 3 CN 112397388 B 说明书 1/8页 二极管及其制备方法 技术领域 [0001] 本发明涉半导体器件技术领域，尤其涉及一种二极管及其制备方法。 背景技术 [0002] 高压自举二极管属于功率二极管，主要使用在在IPM(智能功率模块)中，其特点是自 身集成一个电阻，阻值能够准确的通过需求来制定。在IPM中，自举二极管起到隔离直流母线高压 和控制电源低压的作用，必须阻断直流干线上的高压，才能保护IC器件不受损坏。自举二极 管的耐压，反向恢复时间以及正向导通压降都是其重要参数。 [0003] 在传统的高压自举二极管的制备方法中，通过采用淀积多晶硅的方法形成电阻， 具体地，该方法中先淀积多晶硅薄膜，然后再根据自身的需求刻蚀多晶硅薄膜形成所需图案的电 阻层；之后，为降低二极管的反向恢复时间，通常在获得电阻层后要对主结区进行扩铂处 理。此时，由于电阻层占用了一部分主结区的区域，因此，被电阻层占用的主结区的区域将 没有办法进行扩铂处理，同时，铂扩散也会影响电阻层的电阻值，因此导致自举二极管的电阻值 以及反向恢复时间难以控制。 发明内容 [0004] 本发明的目的是提供一种二极管及其制备方法，以解决现存技术中主结区扩铂 不完全造成反向恢复时间长，且电阻层受扩铂影响电阻值难以控制的问题。 [0005] 一种二极管的制备方法，包括以下步骤： [0006] 提供表明产生有外延层的衬底，所述外延层的表面包括主结区和包围所述主结区 的非主结区； [0007] 在所述非主结区的表明产生隔离层，并形成与所述主结区位置对应的主结槽； [0008] 对所述主结槽的底面进行扩铂处理； [0009] 在所述扩铂处理后的所述主结槽的底面形成电阻层，得到中间器件；其中，所述电 阻层在所述主结区的投影面积小于所述主结区的面积； [0010] 在所述中间器件的正面形成与所述主结区连接并与所述电阻层绝缘设置的阳极， 和位于所述电阻层的表面且与所述阳极绝缘设置的电阻电极； [0011] 在所述中间器件的背面形成阴极。 [0012] 优选地，在所述非主结区的表明产生隔离层，并形成与所述主结区位置对应的主 结槽，包括： [0013] 在所述外延层的表明产生隔离膜； [0014] 刻蚀所述主结区对应的隔离膜，形成所述隔离层和所述主结槽。 [0015] 优选地，在所述扩铂处理后的所述主结槽的底面形成电阻层，包括： [0016] 在所述隔离层和扩铂处理后的所述主结槽的底面形成多晶硅薄膜； [0017] 对所述多晶硅薄膜进行离子注入和退火处理； [0018] 刻蚀去除退火处理后所述隔离层的表面的多晶硅薄膜； 4 4 CN 112397388 B 说明书 2/8页 [0019] 刻蚀所述主结槽中部分区域的多晶硅薄膜，形成所述电阻层。 [0020] 优选地，刻蚀所述主结槽中部分区域的多晶硅薄膜，形成所述电阻层，包括： [0021] 刻蚀所述主结槽中与部分边缘接触的区域的多晶硅薄膜，所述电阻层与所述主结 槽的部分边缘相连接； [0022] 或者， [0023] 刻蚀所述主结槽中边缘的环形区域的多晶硅薄膜，所述电阻层与所述主结槽边缘 设置有间隙。 [0024] 优选地，在所述中间器件的正面形成与所述主结区连接并与所述电阻层绝缘设置 的阳极，和位于所述电阻层的表面且与所述阳极绝缘设置的电阻电极，包括： [0025] 在所述中间器件的正面通过积淀形成金属层； [0026] 刻蚀部分所述主结槽以及部分所述隔离层表面区域的金属层，形成所述阳极和所 述电阻电极。 [0027] 一种二极管，包括： [0028] 衬底； [0029] 外延层，形成于所述衬底的表面，包括主结区以及包围所述主结区的非主结区； [0030] 隔离层，形成于所述非主结区的表面，其侧壁与所述主结区的表明产生与所述主 结区对应的主结槽； [0031] 扩铂层，形成于所述主结区的区域内部； [0032] 电阻层，形成于所述主结区的表面，其在所述主结区的投影面积小于所述主结区 的面积； [0033] 电极，包括：与所述主结区连接并与所述电阻层绝缘设置的阳极，和位于所述电阻 层表面并与所述阳极绝缘设置的电阻电极，以及形成于所述衬底背面的阴极。 [0034] 优选地，所述电阻层的至少部分侧壁与所述隔离层的侧壁之间留有间隙，所述阳 极通过所述间隙与所述主结区连接。 [0035] 优选地，所述电阻层与所述隔离层连接的一侧，所述电阻电极搭设于所述隔离层 表面并与所述阳极绝缘设置。 [0036] 优选地，所述电阻层的侧壁与所述隔离层的侧壁之间均分离设置。 [0037] 本发明提供的上述技术方案与现存技术相比具有如下优点： [0038] 本发明提供的制备方法，先在非主结区的表明产生隔离层，此时，主结区完全处于 无遮挡状态，然后对主结区进行扩铂处理，扩铂完成后再在主结区形成电阻层。该方法中， 主结区扩铂充分，可大大降低二极管的反向恢复时间；同时，在扩铂完成后再形成电阻层， 电阻层的设计电阻值与实际电阻值更接近。该办法能够避免因电阻层的遮挡作用导致主 结区扩铂不完全从而影响二极管反向恢复时间的问题，也能够尽可能的防止电阻层受扩铂影响导致 其电阻难以控制的问题。 附图说明 [0039] 此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施 例，并与说明书一起用于解释本发明的原理。 [0040] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 5 5 CN 112397388 B 说明书 3/8页 有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而 言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 [0041] 图1为现有技术中一种实施方式的二极管的结构示意图； [0042] 图2为本发明一种实施方式的二极管的结构示意图； [0043] 图3为本发明另一种实施方式的二极管的结构示意图。 [0044] + ‑ 图标：10‑衬底；11‑外延层；111‑N 外延层；112‑N 外延层；113‑主结区；12‑隔离层； 121‑第一SiO 层；122‑第二SiO 层；13‑电阻层；14‑阳极；15‑电阻电极；16‑阴极。 2 2 具体实施方式 [0045] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人 员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0046] 图1为现有技术中一种实施方式的二极管的结构示意图。该结构的二极管的制备 过程中，先在外延层11表面生形成第一SiO层121，然后在主结区113对应的第一SiO层121 2 2 表面形成多晶硅电阻层13，然后再在第一SiO 层121表面以及多晶硅电阻层13的侧壁和表 2 面形成第二SiO 层122，第二SiO 层122将多晶硅电阻层13包覆于其与第一SiO 层121构成的 2 2 2 容纳空间内；只有在主结区113对应的区域进行扩铂处理。第二SiO 层122表面分别设有阳 2 极14通孔和电阻电极15通孔。阳极14通过阳极14通孔与多晶硅电阻层13连接，同时，阳极14 与主结区113连接。电阻电极15通过电阻电极15通孔与多晶硅电阻层13连接。该结构的二极 管中，阳极14与电阻电极15绝缘设置，阳极14、电阻层13和电阻电极15构成电阻的调节回 路。 [0047] 由于该结构的二极管在制备过程中，通常在获得电阻层13后要对主结区113进行 扩铂处理。此时，由于电阻层13占用了一部分主结区113的区域，因此，被电阻层13占用的主 结区113的区域将无法进行扩铂处理，同时，铂扩散也会影响电阻层13的电阻值，从而导致 自举二极管的电阻值以及反向恢复时间难以控制。 [0048] 为了解决上述技术问题，本发明的第一方面提供了一种二极管的制备方法，利用 该制备方法得到的一种实施方式的二极管的结构如图2所示，该制备方法包括以下步骤： [0049] 提供表面形成有外延层11的衬底10，所述外延层11的表面包括主结区113和包围 所述主结区113的非主结区； [0050] 在所述非主结区的表面形成隔离层12，并形成与所述主结区113位置对应的主结 槽； [0051] 对所述主结槽的底面进行扩铂处理； [0052] 在所述扩铂处理后的所述主结槽的底面形成电阻层13，得到中间器件；其中，所述 电阻层13在所述主结区113的投影面积小于所述主结区113的面积； [0053] 在所述中间器件的正面形成与所述主结区113连接并与所述电阻层13绝缘设置的 阳极14，和位于所述电阻层13的表面且与所述阳极14绝缘设置的电阻电极15； [0054] 在所述中间器件的背面形成阴极16。 [0055] 本发明提供的制备方法，先在非主结区的表面形成隔离层12，此时，主结区113完 6 6 CN 112397388 B 说明书 4/8页 全处于无遮挡状态，然后对主结区113进行扩铂处理，扩铂完成后再在主结区113形成电阻 层13。该方法中，扩铂时，主结区113处于完全打开的状态，该主结区113的位置可以全部进 行扩铂工艺，主结区113扩铂充分，可有效降低二极管的反向恢复时间；同时，在扩铂完成后 再形成电阻层13，电阻层13的设计电阻值与实际电阻值更加接近。该方法可以避免因电阻 层13的遮挡作用导致主结区113扩铂不完全进而影响二极管反向恢复时间的问题，也可以 避免电阻层13受扩铂影响导致其电阻难以控制的问题。 [0056] 本发明中，衬底10优选为重掺杂的硅衬底，外延层11包括形成于衬底10表面的N型 外延层，以及通过在N型外延层的部分表面进行P型掺杂形成的主结区113。其中，N型外延层 + + ‑ 包括形成于硅衬底10表面的N 外延层111和形成于N 外延层111表面的N 外延层112。通过对 ‑ ‑ N 外延层112进行P型掺杂从而在N外延层112中形成主结区113。 [0057] + N 外延层111作为场截止层，其掺杂浓度大于1e15，其厚度5‑15μm，可以利用化学 + 气相沉积法在硅衬底10表面沉积N 外延层111。 [0058] ‑ N 外延层112的掺杂浓度例如可以在2e14左右，同样也可以利用化学气相沉积工 + ‑ ‑ 艺在N 外延层111表面外延生长N 外延层112。N 外延层112的厚度不做具体的限定，例如40‑ 80μm，能够准确的通过具体的二极管的反向耐压特性进行调节，其厚度越大，反向击穿电压越高。 [0059] ‑ ‑ 在N 外延层112注入B离子形成P掺杂区，P掺杂区与N外延层112形成PN结，该区域 为主结区113。在主结区113之外，包围有非主结区。耐压环和截止环例如可以设置在非主结 区内。 [0060] 本发明中，隔离层12起到隔离掩蔽的作用，在本发明的一些实施方式中，该隔离层 12包括第一SiO层121和第二SiO 层122。 2 2 [0061] 需要说明的是，本发明中的主结槽由隔离层12的侧壁和主结区113的表面构成，主 结槽的底面即为主结区113的表面，对主结槽的底面进行扩铂处理即对主结区113的表面进 行扩铂处理。 [0062] 另外，本发明中的中间器件的正面是指在二极管的阳极14所在的一面，背面指二 极管阴极16所在的一面。 [0063] 利用本发明提供的制备方法，电阻电极15形成于电阻层13的表面，同时与阳极14 绝缘设置。由于电阻层13直接形成于主结区113的表面，因此，利用该方法制备得到的二极 管中，电阻电极15、电阻层13、衬底10与阴极16形成了一个电阻控制回路。 [0064] 在本发明的一些实施方式中，在所述非主结区的表明产生隔离层12，并形成与所 述主结区113位置对应的主结槽，包括： [0065] 在所述外延层11的表面形成隔离膜12； [0066] 刻蚀所述主结区113对应的隔离膜12，形成所述隔离层12和所述主结槽。 [0067] 其中，在所述外延层11的表面形成隔离膜，包括：所述外延层11的表面氧化形成第 一SiO 薄膜；在所述第一SiO薄膜表面利用低压化学气相沉积法形成第二SiO2薄膜。 2 2 [0068] 然后通过刻蚀去除主结区113对应的隔离膜，即主结区113对应的第一SiO薄膜和 2 第二SiO2薄膜，得到第一SiO 层121和第二SiO 层122，从而形成隔离层12，以及由隔离层12 2 2 的侧壁和主结区113的表面构成的主结槽。 [0069] ‑ 其中，第一SiO 层121为工艺流程中N 外延层112表面生长的氧化层，厚度约为1um， 2 起到隔离和掩蔽作用，同时保护终端。而第二SiO 层122，也称为ILD介质层，厚度约为 2 7 7 CN 112397388 B 说明书 5/8页 0.7um，起到隔离和掩蔽作用。 [0070] 在本发明的另一些实施方式中，在所述非主结区的表面形成隔离层12，并形成与 所述主结区113位置对应的主结槽，包括： [0071] 在所述外延层11的主结区113的表面形成掩膜； [0072] 在所述外延层11的表面形成隔离膜； [0073] 刻蚀去除所述主结区的表面的隔离膜和掩膜，形成所述隔离层12和所述主结槽。 [0074] 该方法仅为形成隔离层和主结槽的另一种方式，在此不再进行过多的解释说明。 [0075] 在本发明的一些实施方式中，在所述扩铂处理后的所述主结槽的底面形成电阻层 13，包括： [0076] 在所述隔离层12和扩铂处理后的所述主结槽的底面形成多晶硅薄膜； [0077] 对所述多晶硅薄膜进行离子注入和退火处理； [0078] 刻蚀去除退火处理后所述隔离层12的表面的多晶硅薄膜； [0079] 刻蚀所述主结槽中部分区域的多晶硅薄膜，形成所述电阻层13。 [0080] 在该实施方式中，形成的电阻层13为多晶硅电阻层13。其中，离子注入为磷注入， 在离子注入过程中，可以根据二极管的电阻参数要求选择磷的注入量，注入完成后进行退 火处理，以完成推结过程。退火推结完成后，再对多晶硅薄膜进行刻蚀处理，刻蚀去除所述 隔离层12以及部分主结区113表面的多晶硅薄膜，留下最终所需的电阻层13图形。 [0081] 电阻层13的长宽高等尺寸也根据二极管的电阻大小确定。 [0082] 在本发明的一些实施方式中，刻蚀所述主结槽中部分区域的多晶硅薄膜，形成所 述电阻层13，包括： [0083] 刻蚀所述主结槽中与部分边缘接触的区域的多晶硅薄膜，所述电阻层13与所述主 结槽的部分边缘相连接； [0084] 或者， [0085] 刻蚀所述主结槽中边缘的环形区域的多晶硅薄膜，所述电阻层13与所述主结槽边 缘设置有间隙。 [0086] 利用该实施方式中的制备方法在主结槽的底面形成的电阻层13，其至少部分侧壁 与隔离层12的侧壁之间留有间隙，后续制备的阳极14通过该间隙与主结区113连接。同时， 形成于该间隙中的阳极14还要与电阻层13绝缘。 [0087] 利用该制备方法得到的其中一种结构的二极管如图2所示，沿图2中所示X方向，例 如主结区113的宽度方向(X还可以代表长度方向等，在此X仅代表主结区所在平面内的某一 方向，不对其具体的方位角度做限定)刻蚀去除自所述隔离层12的一侧侧壁开始至所述主 结区113的中间区域所对应的多晶硅薄膜。 [0088] 刻蚀后得到的电阻层13，其他方向的侧壁均有与隔离层12接触。刻蚀一侧使电阻 层13与隔离层12之间形成间隙，该间隙自电阻层13的表面贯通至主结区113的表面，在制备 电极时，可以减少电极薄膜的刻蚀区域，方便加工。 [0089] 在进一步的实施方式中，当沿主结区113的X方向刻蚀后，所述隔离层12的一侧侧 壁至所述电阻层13的侧壁之间的距离为X方向上1/3主结区宽度～1/2主结区宽度。 [0090] 该距离可以保证电阻层13与隔离层12之间有充足的间隙空间制备阳极14，并且使 阳极14与主结区113充分接触；同时，使电阻层13具有足够的宽度，以满足二极管对电阻参 8 8 CN 112397388 B 说明书 6/8页 数的要求。 [0091] 在所述电阻层13与所述隔离层12连接的一侧，所述电阻电极15搭设于所述隔离层 12表面并与所述阳极14绝缘设置。 [0092] 电阻电极15搭设于隔离层12的表面，以使电阻层13处于相对更为封闭的空间内， 同时方便金属电极层的刻蚀。 [0093] 利用该制备方法得到的另一种结构的二极管如图3所示，通过刻蚀主结槽内边缘 的多晶硅薄膜，形成环形绝缘槽，得到的电阻层13的侧壁均与隔离层12的侧壁分离。 [0094] 在本发明的一些实施方式中，在所述中间器件的正面形成与所述主结区113连接 并与所述电阻层13绝缘设置的阳极14，和位于所述电阻层13的表面且与所述阳极14绝缘设 置的电阻电极15，包括： [0095] 在所述中间器件的正面通过积淀形成金属层； [0096] 刻蚀部分所述主结槽以及部分所述隔离层12表面区域的金属层，形成所述阳极14 和所述电阻电极15。 [0097] 该实施方式中，先在所述中间器件的正面形成金属层，通过刻蚀金属层形成绝缘 槽后在所述电阻层13表面形成电阻电极15，并在所述电阻电极15的外周围设形成所述阳极 14。 [0098] 其中，电阻电极15除覆盖于电阻层13的表面外，还可以搭设于部分隔离层12的表 面。 [0099] 绝缘槽至少有一部分位于主结区113所对应的范围内，该部分绝缘槽用于制备阳 极14，实现阳极14与主结区113的连通；另一部分绝缘槽可以位于隔离层12上。刻蚀形成的 绝缘槽的形状可以根据电阻层13的具体形状就行设定，只要保证阳极14和电阻电极15之间 保持隔离状态即可。 [0100] 在本发明的一些实施方式中，在阳极14和电阻电极15制备完成后，先在所述衬底 10的正面制备钝化层，然后再在所述衬底10的背面制备阴极16。 [0101] 在本发明的一些具体实施方式中，所述二极管的制备方法有以下步骤： [0102] 步骤S1)提供N型衬底，该N型衬底为重掺杂的硅衬底，厚度在200μm左右； [0103] + 步骤S2)在硅衬底的表面外延生长N 外延层111，其掺杂浓度大于1e15，其厚度10μ m左右； [0104] + ‑ 步骤S3)在N 外延层111的表面外延生长N 外延层112，其掺杂浓度为1e14，其厚度 40‑80μm； [0105] ‑ 区113，同时在非主结区 步骤S4)在N 外延层112的预设区域进行P型掺杂形成主结 + 形成形成耐压环，通过N掺杂在非主结区的边缘形成截止环； [0106] ‑ 步骤S5)N 外延层112表面经氧化形成第一SiO 薄膜，在第一SiO 薄膜的表面利用 2 2 低压化学气相沉积法制备得到第二SiO 薄膜；刻蚀去除主结区113对应的第一SiO 薄膜和第 2 2 二SiO 薄膜，形成第一SiO层121和第二SiO 层122； 2 2 2 [0107] 步骤S6)对主结区113进行扩铂处理； [0108] 步骤S7)在步骤S6)所得中间器件的表面电极多晶硅薄膜，然后进行磷离子注入， 磷离子的注入量根据二极管的电阻参数进行确定；离子注入完成后进行退火处理；之后根 据设计要求刻蚀去除隔离层12表面以及部分主结区113表面的多晶硅薄膜，形成多晶硅电 9 9 CN 112397388 B 说明书 7/8页 阻层13； [0109] 所得多晶硅电阻层13的部分侧壁与隔离层12的部分侧壁分离，多晶硅电阻层13的 其余侧壁与隔离层12的其余侧壁接触； [0110] 步骤S8)在步骤S7)所得中间器件的正面沉积金属薄膜，厚度为3‑5μm，材料为铝 铜；刻蚀该金属薄膜，形成与主结区113连接的阳极14和与电阻层13连接的电阻电极15； [0111] 步骤S9)在步骤S8)所得中间器件的正面沉积钝化层，该钝化层为聚酰亚胺钝化 层，其厚度为8‑12μm； [0112] 步骤S10)在步骤S8)所得中间器件的正面沉积金属薄膜，形成阴极16。 [0113] 第二方面，本发明提供一种二极管，其结构如图2所示，包括： [0114] 衬底10； [0115] 外延层11，形成于所述衬底10的表面，包括主结区113以及包围所述主结区113的 非主结区； [0116] 隔离层12，形成于所述非主结区的表面，其侧壁与所述主结区113的表明产生与所 述主结区113对应的主结槽； [0117] 扩铂层，形成于主结区113的区域内部； [0118] 电阻层13，形成于所述主结区113的表面，其在所述主结区113的投影面积小于所 述主结区113的面积； [0119] 电极，包括：与所述主结区113连接并与所述电阻层13绝缘设置的阳极14，和位于 所述电阻层13表面并与所述阳极14绝缘设置的电阻电极15，以及形成于所述衬底10背面的 阴极16。 [0120] 本发明二极管的衬底10、N型外延层11、隔离层12、扩铂层、电阻层13以及电极均与 本发明的制备方法中的相对应，在此不再具体赘述。 [0121] 本发明的二极管，在制备过程中，先进行扩铂处理，然后再制备电阻层13，因此，该 二极管具有反向恢复时间短，设计电阻值与实际电阻值更接近的优点。 [0122] 在本发明的一些实施方式中，所述电阻层13的至少部分侧壁与所述隔离层12的侧 壁之间留有间隙，所述阳极14通过所述间隙与所述主结区113连接。 [0123] 该实施方式中的一种结构的二极管如图2所示，沿图2中所示X方向，例如主结区的 宽度方向(X还能代表长度方向等，在此X仅代表主结区所在平面内的某一方向，不对其具 体的方位角度做限定)刻蚀去除自所述隔离层12的一侧侧壁开始至所述主结区113的中间 区域所对应的多晶硅薄膜。 [0124] 刻蚀后得到的电阻层13，其他方向的侧壁均有与隔离层12接触。刻蚀一侧使电阻 层13与隔离层12之间形成间隙，该间隙自电阻层13的表面贯通至主结区113的表面，在制备 电极时，能够大大减少电极薄膜的刻蚀区域，方便加工。 [0125] 在进一步的实施方式中，当沿主结区113的X方向刻蚀后，所述隔离层12的一侧侧 壁至所述电阻层13的侧壁之间的距离为X方向上1/3主结区宽度～1/2主结区宽度。 [0126] 该距离能够保证电阻层13与隔离层12之间有充足的间隙空间制备阳极14，并且使 阳极14与主结区113充分接触；同时，使电阻层13有充足的宽度，以满足二极管对电阻参 数的要求。 [0127] 在本发明的一些实施方式中，在所述电阻层13与所述隔离层12连接的一侧，所述 10 10 CN 112397388 B 说明书 8/8页 电阻电极15搭设于所述隔离层12表面并与所述阳极14绝缘设置。 [0128] 该结构更加有助于阳极14和电阻电极15的制备，更有助于电阻电极15充分包覆电阻 层13。 [0129] 在本发明的上述实施方式的二极管中，在阳极14和电阻电极15以及阳极14与电子 电极的空隙之间沉积有钝化层，以保护器件与外界隔离，同时增强器件内部的阳极14和电 阻电极15之间电气绝缘性。 [0130] 在本发明的另一些实施方式中，所述电阻层13的侧壁与所述隔离层12的侧壁之间 均分离设置。其结构如图3所示。 [0131] 该结构中，电阻层13的侧壁与隔离层12的侧壁之间全部处理分离状态，电阻电极 15仅仅位于电阻层13的表面，而阳极14则位于隔离层12的表面，并通过电阻层13侧壁与隔 离层12侧壁之间的空隙连接至主结区113。最后，在整个器件的正面覆盖一层钝化层，以保 护器件内部线隔离，增加两者之间的绝缘性。 [0132] 需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一 个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之 间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在 涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些 要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设 备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除 在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。 [0133] 以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发 明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的 一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明 将不会被限制于本文所示的这些实施例，而是要符合与本文所发明的原理和新颖特点相一 致的最宽的范围。 11 11 CN 112397388 B 说明书附图 1/2页 图1 图2 12 12 CN 112397388 B 说明书附图 2/2页 图3 13 13

  2、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问加。

  3、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。

  4、VIP文档为合作方或网友上传，每下载1次， 网站将按照每个用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

  多能融合的全循环绿色新材料一体化项目可行性研究报告模板-申批备案.doc

  2025年广西职业院校技能大赛高职组医药卫生赛道四康复治疗技术组（赛项）规程.pdf

  2025年广西职业院校技能大赛高职组土木建筑赛道一建筑智能化系统安装与调试组（赛项）规程.pdf

  海浦蒙特MTCC-V3-B&V3L-B雅系列电梯一体化控制柜-V1.pdf

  海浦蒙特COOL100炫系列家用电梯控制柜用户手册-中-V1.2.pdf

  SH_T 3075-2024《石油化学工业钢制能承受压力的容器材料选用规范》.pdf

  原创力文档创建于2008年，本站为文档C2C交易模式，即用户上传的文档直接分享给其他用户（可下载、阅读），本站只是中间服务平台，本站所有文档下载所得的收益归上传人所有。原创力文档是网络服务平台方，若您的权利被侵害，请发链接和相关诉求至 电线) ，上传者